Manual de VHDL: Síntesis lógica para PLDs

Manual de VHDL: Síntesis lógica para PLDs

ŠpanělštinaEbook
Zubia, Javier Garcia
Universidad de Deusto
EAN: 9788498307160
Dostupné online
129 Kč
ks

Dostupné formáty

Podrobné informace

El lector tiene un libro que le enseñará de una forma práctica a utilizar el VHDL y a implementar estos diseños en CPLDs y FPGAs de la empresa Xilinx. El desarrollo del libro tie ne como hilo conductor a los ejercicios, cuyos planteamientos dan pie a un uso cada vez más potente del VHDL.
EAN 9788498307160
ISBN 8498307163
Typ produktu Ebook
Vydavatel Universidad de Deusto
Datum vydání 1. ledna 2005
Jazyk Spanish
Země Uruguay
Autoři Zubia, Javier Garcia