Am�liorer les performances de la superposition des codes

Les progrès de la technologie électronique et les processus de fabrication innovants ont conduit l'industrie des semi-conducteurs à une miniaturisation poussée et à une intégration toujours plus poussée de la conception des puces. L'une des conséquences de cette évolution soutenue a été l'augmentation du coût relatif de l'accès aux composants hors puce, la mémoire externe étant l'un des principaux facteurs de cette évolution. Dans les systèmes et applications embarqués, où la consommation d'énergie et le coût sont des facteurs extrêmement cruciaux, l'utilisation de mémoires à grattage sur puce (SPM) s'est avérée être une bonne alternative aux caches. Les SPM sont plus efficaces que les caches sur puce dans un grand nombre d'aspects, notamment la consommation d'énergie, la dissipation d'énergie, les performances en termes de vitesse, la surface et la prévisibilité du temps. Cependant, ils impliquent en même temps une gestion explicite au niveau du logiciel. En particulier, les performances du système dépendent du schéma de superposition pour le mappage du code et des données sur les SPM de taille limitée. Il a été constaté que pour les applications dont le code est de grande taille, le coût de la superposition devient significatif. Ce travail vise à évaluer et à mettre en oeuvre le préchargement comme technique d'amélioration des performances pour les SPM.